

PAT-NO: JP404092457A
DOCUMENT-IDENTIFIER: JP 04092457 A
TITLE: SEMICONDUCTOR DEVICE
PUBN-DATE: March 25, 1992

INVENTOR-INFORMATION:

NAME
KUBO, KAZUHISA
OTSUKA, KANJI

ASSIGNEE-INFORMATION:

NAME	COUNTRY
HITACHI LTD	N/A
HITACHI VLSI ENG CORP	N/A

APPL-NO: JP02208114

APPL-DATE: August 8, 1990

INT-CL (IPC): H01L023/02

US-CL-CURRENT: 257/710, 257/712

ABSTRACT:

PURPOSE: To arrange that a stress caused by the expansion of a package material by heat is absorbed in a sealing part by a method wherein the outer circumferential face part of a substrate and the side face part on the inside of a cap are bonded and sealed by using a brazing material.

CONSTITUTION: A semiconductor chip 2 is mounted on a substrate 1 via bump electrodes 3; and both are connected electrically. The back of the semiconductor chip 2 is fixed to a cap 4 by laying a

thermally good-conductive
adhesive layer 6. The end side face part of the substrate
1 is bonded and
sealed to the side face part on the inside of the cap 4 by
using a solder 5.
When the outer circumferential face part of the substrate 1
and the side face
part on the inside of the cap 4 are bonded and sealed by
using the solder 5,
the outer circumferential part of the substrate 1 and the
side face part on the
inside of the cap 4 can be moved in the longitudinal
direction via the solder
5. Thereby, it is possible to relax a stress by the
difference in a
coefficient of thermal expansion between materials.

COPYRIGHT: (C)1992, JPO&Japio

⑫ 公開特許公報(A)

平4-92457

⑤Int.Cl.⁵

H 01 L 23/02

識別記号

C

庁内整理番号

7220-4M

③公開 平成4年(1992)3月25日

審査請求 未請求 請求項の数 1 (全3頁)

⑭発明の名称 半導体装置

⑰特 願 平2-208114

⑱出 願 平2(1990)8月8日

⑲発明者 久保 和 寿 東京都小平市上水本町5丁目20番1号 日立超エル・エ
ス・アイ・エンジニアリング株式会社内⑲発明者 大塚 寛 治 東京都青梅市今井2326番地 株式会社日立製作所デバイス
開発センタ内

⑲出願人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

⑲出願人 日立超エル・エス・ア 東京都小平市上水本町5丁目20番1号
イ・エンジニアリング
株式会社

⑲代理人 弁理士 小川 勝男 外1名

明細書

1. 発明の名称

半導体装置

2. 特許請求の範囲

1. 基板の上に半導体チップを搭載して両者を電気的に接続し、基板とキャップとの接合部にろう材を介在させて封止する半導体装置において、前記基板の外周面部とキャップの内側の側面部とをろう材により接着封止したことを特徴とする半導体装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体装置に関し、特に、気密型半導体装置における封止技術に適用して有効な技術に関するものである。

〔従来技術〕

従来の気密型半導体装置、例えば、特開昭62-249429号公報に記載されるように、基板の上に半導体チップをバンプ電極を介して搭載して両者を電気的に接続し、パッケージの封止用キ

ャップの裏面に熱良伝導性接着層を介在させて半導体チップの背面を固定し、基板と封止用キャップとの接合部に接着層を介在させて気密封止したものである。

〔発明が解決しようとする課題〕

しかしながら、本発明者は、前記従来の気密型半導体装置を検討した結果、次の問題点を見出した。

前記従来技術では、基板、キャップ等のパッケージ材料として熱膨張係数の異なるものを用いた場合、封止構造によって応力の吸収されないため、パッケージクラック等の不良が発生するという問題があった。

また、封止部のリーク経路が短くリーク不良が多く発生するという問題があった。

本発明の目的は、熱によるパッケージ材料の膨張により生じる応力を封止部で吸収するパッケージ構造を提供することにある。

本発明の他の目的は、半導体装置の封止部のリーク不良を低減することができる技術を提供する

ことにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにするであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。

基板の上に半導体チップを搭載して両者を電気的に接続し、基板とキャップとの接合部にろう材を介在させて封止する半導体装置において、前記基板の外周面部とキャップの内側の側面部とをろう材により接着封止した半導体装置である。

〔作用〕

前記手段によれば、基板の外周面部とキャップの内側の側面部とをろう材で接着封止することにより、基板の外周面部とキャップの内側の側面部とがろう材を介して縦方向（上下方向）に移動可能となるので、材料の熱膨張係数差による応力を緩和することができる。

ライズが施されている）を、キャップ4の内側の側面部に半田（ろう材）5により接着させて封止されている。

基板1の外周面部とキャップ4の内側の側面部とを半田（ろう材）5で接着封止することにより、基板1の外周面部とキャップ4の内側の側面部とが半田（ろう材）5を介して縦方向（上下方向）に移動可能となるので、材料の熱膨張係数差による応力を緩和することができる。

また、基板1の外周面部とキャップ4の内側の側面部とをろう材で接着封止することにより、封止部のリーク経路が長くなるので、封止部のリーク不良を低減することができる。

次に、本実施例の半導体装置の組み立て製造方法について説明する。

まず最初に、キャップ4に熱良伝導性接着剤（熱良伝導性接着層6）により、半導体チップ2の背面が接着固定される。次に、基板1の上に半導体チップ2がパンプ電極（例えば、半田パンプ）3を介して電気的に接続されるとともに、当該基

また、基板の外周面部とキャップの内側の側面部とをろう材で接着封止することにより、リーク経路が長くなるので、リーク不良が低減することができる。

〔発明の実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明する。

なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

第1図は、本発明の半導体装置の一実施例の外観を示す斜視図。

第2図は、第1図のX-X線で切った断面図である。

本実施例の半導体装置は、第1図及び第2図に示すように、基板（ベース）1の上に半導体チップ2をパンプ電極（例えば、半田パンプ）3を介して搭載して両者を電気的に接続し、キャップ4に熱良伝導性接着層6を介在させて半導体チップ2の背面を固定し、当該基板1の端側面部（メタ

板1の端側面部（メタライズが施されている）を、キャップ4の内側の側面部に半田（ろう材）5により接着させて封止される。

前記実施例の変形例を第3図及び第4図に示す。

第3図は、前記キャップ4の内側の側面部に切り込み部7を設け、この切り込み部7と基板1の外周面部とを半田（ろう材）5で接着封止したものである。

第4図は、前記基板1の外周面部に傾斜部8を設け、キャップ4の内側の側面部とを半田（ろう材）5で接着封止したものである。

このように構成することにより、前記実施例と同様の効果を得ることができる。

以上、本発明を実施例にもとづき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

〔発明の効果〕

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下

記のとおりである。

パッケージの材料の熱膨張係数差による応力を緩和することができる。これにより、材料選択の自由度も向上することができる。

また、封止部のリーク経路が長くなるので、封止部のリーク不良を低減することができる。

4. 図面の簡単な説明


第1図は、本発明の半導体装置の一実施例の外観を示す斜視図。

第2図は、第1図のX-X線で切った断面図

第3図及び第4図は、実施例の変形例を説明するための図である。

図中、1…基板（ベース）、2…半導体チップ、3…パンプ電極、4…キャップ、5…半田（ろう材）、6…熱良伝導性接着層、7…切り込み部、8…傾斜部。

第1図



1…基板（ベース） 5


2…半導体チップ

3…パンプ電極

4…キャップ

5…半田


第2図



6…熱良伝導性接着層


代理人 弁理士 小川勝男

第3図



7…切り込み部

第4図



8…傾斜部